Uit de ontmanteling van de Kirin 9030 Pro blijkt de nieuwe strategie van China voor geavanceerde chipproductie

De Kirin 9030 Pro drijft de nieuwste Mate 80 Pro en Mate 80 Pro Max van Huawei aan. Hij wordt geproduceerd door SMIC, de grootste chipfabrikant van China, op diens geavanceerde N+3-node. SemiAnalysis kreeg de kans om de chip uit elkaar te halen en te onderzoeken hoe deze werkt, en kwam tot enkele verrassende bevindingen. De Kirin 9030 Pro heeft een minimale (M0) metal-pitch van slechts 32,5 nm, wat iets kleiner is dan de 36 nm die te vinden is in de Panther Lake-processors van Intel, die zijn gebouwd op basis van het 18A-proces.

Deze bevinding is opmerkelijk omdat Intel zijn nieuwste chips vervaardigt met behulp van extreme ultraviolet (EUV)-lithografie, terwijl SMIC vanwege jarenlange, door de VS geleide exportbeperkingen geen toegang heeft tot de EUV-scanners van ASML en in plaats daarvan gebruikmaakt van oudere deep ultraviolet (DUV)-apparatuur. De analyse biedt inzicht in de mate waarin Chinese chipfabrikanten volwassen productietechnologieën hebben geoptimaliseerd door middel van steeds slimmere engineering, terwijl tegelijkertijd de beperkingen worden benadrukt van het beoordelen van halfgeleiderprocessen aan de hand van één enkele maatstaf.

Wat is 'metal pitch' precies?

De minimale metal pitch van de chip wordt vaak aangeduid als de M0-laag. Moderne processors bevatten talrijke lagen microscopisch kleine koperdraadjes die miljarden transistors met elkaar verbinden. Metal pitch beschrijft simpelweg de afstand tussen aangrenzende draadjes. Hoe kleiner die afstand wordt, hoe meer routing-bronnen (en bijgevolg meer logica) er binnen hetzelfde oppervlak kunnen worden ondergebracht.

SemiAnalysis heeft de kleinste routeringslaag van de Kirin 9030 Pro gemeten op 32,5 nm, vergeleken met ongeveer 40 nm bij de Helio G99 van MediaTek, die is vervaardigd volgens het N6-proces van TSMC. Volgens de publicatie bereikt het N+3-proces van SMIC naar schatting ongeveer 113 miljoen transistors per vierkante mm, waarmee het de geschatte dichtheid van het TSMC N6-proces van 108 miljoen transistors per vierkante mm licht overschrijdt. Deze cijfers zijn indrukwekkend, gezien het feit dat het proces van SMIC uitsluitend gebruikmaakt van DUV-lithografie, terwijl Intel EUV toepast.

Hoe SMIC DUV verder heeft doorgevoerd dan verwacht

De prangende vraag is hoe SMIC erin geslaagd is om een dichtheid van EUV-klasse te bereiken zonder gebruik te maken van EUV. Het antwoord ligt in de complexiteit van het productieproces. In plaats van uiterst fijne circuitelementen rechtstreeks te printen, maakt SMIC intensief gebruik van Self-Aligned Quadruple Patterning (SAQP), een geavanceerde lithografietechniek die de resolutie van oudere DUV-apparatuur effectief vermenigvuldigt.

Het proces begint met het afdrukken van een relatief grof patroon, waarna dunne afstandshouders langs de randen worden aangebracht. Deze afstandshouders vormen vervolgens een nieuw masker waarmee nog smallere structuren kunnen worden gedefinieerd. Door deze procedure meerdere keren te herhalen, kunnen ingenieurs structuren creëren die veel kleiner zijn dan wat de oorspronkelijke belichting normaal gesproken zou toestaan.

Elke extra lithografische doorloop vereist een nieuw masker, een nieuwe uitlijningsfase en een extra kans op fabricagefouten. Meer processtappen vertalen zich direct in hogere waferkosten, lagere opbrengsten en langere productietijden. SMIC compenseert het ontbreken van EUV in feite door volharding in de productie, in plaats van door fundamenteel superieure lithografie.

Dichtheid wordt niet uitsluitend door middel van lithografie bereikt

Afgezien van lithografische vindingrijkheid schrijft SemiAnalysis een groot deel van de dichtheidswinst van SMIC toe aan Design Technology Co-Optimization (DTCO), een methodologie waarbij halfgeleiderproductie en chiparchitectuur gezamenlijk worden ontwikkeld in plaats van als afzonderlijke disciplines te worden behandeld.

In plaats van uitsluitend te vertrouwen op kleinere transistors, optimaliseren ingenieurs de standaardlogicacellen zelf door isolatiegebieden te verkleinen, contactpunten te verplaatsen, transistorvinnen te verkleinen en lay-outs te herschikken om zo stapsgewijze ruimtebesparingen te realiseren.

In plaats van het grootste deel van het chipoppervlak aan CPU-kernen te wijden, besteedt Huawei een aanzienlijk deel ervan aan cachegeheugen. Grote caches verminderen het aantal kostbare toegangen tot extern LPDDR5X-geheugen, waardoor de latentie wordt verbeterd en tegelijkertijd het stroomverbruik wordt verlaagd.

De prestaties van halfgeleiders hangen evenzeer af van intelligente gegevensverplaatsing als van transistorschaling, en de Kirin 9030 Pro is het bewijs dat architecturale optimalisatie net zo belangrijk is geworden als de fabricagetechnologie zelf.

De prestaties vertellen een ander verhaal

De tekortkomingen van de Kirin 9030 Pro – en bij uitbreiding die van SMIC – worden duidelijk wanneer de prestaties in de praktijk worden onderzocht. De nieuwste vlaggenschip-CPU van Huawei presteert, ondanks zijn concurrerende transistordichtheid, ongeveer gelijk aan premium Android-processors van enkele jaren geleden. De efficiëntiekloof is zelfs nog groter.

SemiAnalysis merkt op dat de kleine, efficiënte kernen van Apple bij bepaalde integer-workloads beter presteren dan de belangrijkste CPU-kern van Huawei, terwijl ze ongeveer één watt aan vermogen verbruiken, vergeleken met ongeveer 4,5 watt voor de krachtigste kern van Huawei. Evenzo levert de Taishan-architectuur prestaties die vergelijkbaar zijn met die van de Cortex-X2 van Arm uit 2021, terwijl de M1-processor van Apple uit 2020 bij vergelijkbare stroomverbruiksniveaus nog steeds aanzienlijk meer instructies per klokcyclus haalt.

De Kirin 9030 Pro illustreert daarmee een belangrijk aspect van de moderne halfgeleiderontwikkeling: transistordichtheid alleen is niet langer bepalend voor leiderschap.

De Chinese halfgeleiderindustrie heeft ambitieuze doelstellingen

De analyse vertelt uiteindelijk een veel breder verhaal dan één indrukwekkende meting onder een elektronenmicroscoop. Exportbeperkingen hebben de ambities van China op het gebied van halfgeleiders ongetwijfeld afgeremd, maar ze hebben bedrijven als Huawei en SMIC ook gedwongen alternatieve wegen in te slaan. In plaats van uitsluitend te vertrouwen op traditionele verkleining van de procesknooppunten, lijken beide bedrijven zich steeds meer te richten op architecturale optimalisatie.

Eerder dit jaar introduceerde He Tingbo van Huawei tijdens het IEEE International Symposium on Circuits and Systems (ISCAS) wat het bedrijf de Tau-schaalwet noemt. Dit raamwerk stelt voor om de signaalvertraging door de chip heen te verminderen als de volgende belangrijke motor voor vooruitgang in de halfgeleiderindustrie. Het simpelweg verkleinen van transistors is slechts één deel van de puzzel.

Technologieën zoals LogicFolding, waarmee circuitlay-outs worden gereorganiseerd om kritieke bedradingspaden te verkorten, vormen de kern van die strategie. Huawei stelt dat toekomstige Kirin-processors die later dit jaar op de markt komen (waarschijnlijk de Kirin 9040), de eerste commerciële chips zullen zijn waarin LogicFolding wordt geïmplementeerd. Het bedrijf is van mening dat zijn langetermijnroadmap uiteindelijk rond 2031 transistordichtheden zou kunnen realiseren die vergelijkbaar zijn met productietechnologieën van de 14 Angstrom (1,4 nm)-klasse.

China zal wellicht niet voor altijd afhankelijk blijven van DUV

Volgens een recent onderzoek van Reuters hebben Chinese onderzoekers na jaren van reverse engineering van westerse technologie al een werkend prototype van een EUV-lithografiemachine gebouwd. Het prototype zou begin 2025 zijn getest en is in staat EUV-licht te genereren, hoewel het nog geen functionele chips heeft geproduceerd en op cruciale gebieden, zoals precisie-optica, nog achterloopt op ASML. Bronnen die door Reuters worden aangehaald, melden dat de Chinese regering hoopt rond 2028 chips te kunnen produceren met behulp van het systeem, maar 2030 wordt beschouwd als een realistischer streefdoel. Indien de architecturale innovaties van Huawei uiteindelijk samengaan met de in eigen land ontwikkelde EUV-lithografie, zou de Chinese halfgeleiderroadmap er tegen het einde van dit decennium heel anders uit kunnen zien.